Slajdy:

• Cislicova logika, HDL, FPGA
• Verilog
• Ukázkové příklady
• Zaverecny ukol

Materiály k předmětu „Výpočetní systémy“ na FI MU

• dostupné online: http://www.fi.muni.cz/usr/brandejs/PB151/
• reprezentace čísel

Materiály k předmětům „Seminář z konstrukce digitálních systémů“ a „Introduction to HDL“ na FI MU

• http://l202.fi.muni.cz/vyuka/

Deepak Kumar Tala: Verilog Tutorial, 2003

• www.cs.pitt.edu/~panickos/courses/cs0447/VerilogTutorial.pdf
• lokalni kopie: deepak_verilogtutorial.pdf

FSM a Verilog

• Clifford E. Cummings: The Fundamentals of Efficient Synthesizable Finite State Machine Design using NC-Verilog and BuildGates, 2002. (lokální kopie)
• Steve Golson: State machine design techniques for Verilog and VHDL. 1994. (lokální kopie)
• http://www.asic-world.com/tidbits/verilog_fsm.html

Dokumentace ke kitu Altera DE2

• http://l202.fi.muni.cz/vyuka/dokumentace/altera_de2

FPGA for FUN

• http://www.fpga4fun.com/

Verilog examples #1

• http://www.asic-world.com/examples/verilog/index.html